PCB設計在整個電路板中非常重要，它決定著整個線路板的基礎。博運發總結了在PCB設計中一些需要注意的要點，以供參考。 

1、選擇PCB板材 

選擇PCB板材必須在滿足設計需求和可量產性及成本中間取得平衡點。設計需求包含電氣和機構這兩部分。通常在設計非常高

速的PCB板子(大于GHz的頻率)時這材質問題會比較重要。例如，現在常用的FR-4材質，在幾個GHz的頻率時的介質損(dielect

ric loss)會對信號衰減 有很大的影響，可能就不合用。就電氣而言，要注意介電常數(dielectric constant)和介 質損在所設計的

頻率是否合用。 

2、避免高頻干擾 

避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾 (Crosstalk)。可用拉大高速信號和模擬信號之

間的距離，或加ground guard/shunt traces 在模擬信號旁邊,還要注意數字地對模擬地的噪聲干擾。 

3、解決信號的完整性問題 

信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構和輸出阻抗 (output impedance)，走線的特性阻

抗，負載端的特性，走線的拓樸(topology)架構等。解決的方式是靠端接(termination)與調整走線的拓樸。 

4、實現差分布線方式 

差分對的布線有兩點要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距 由差分阻抗決定)要一直保持不變，也

就是要保持平行。平行的方式有兩種，一為兩條線走 在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。

一般以前者 side-by-side實現的方式較多。 

5、在只有一個輸出端的時鐘信號線情況下，實現差分布線 

要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個輸出端的時 鐘信號是無法使用差分布線的。 

6、接收端差分線對間的匹配電阻 

接收端差分線對間的匹配電阻通常會加，其值應等于差分阻抗的值。這樣信號品質會好些。 

7、差分對的布線要靠近且平行 

對差分對的布線方式應該要適當的靠近且平行。所謂適當的靠近是因為這間距會影響到差分 阻抗(differential impedance)的值，

此值是設計差分對的重要參數。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近，差分阻抗就會不一致，就會影響

信號完整性 (signal integrity)及時間延遲(timing delay)。